澳门永利welcome-（中国）有限公司

语言

中文

位置：

澳门永利welcome Core Fire Platform

位置：

公共EDA服务 Public EDA Service

公共EDA服务平台建设有完善的包含Synopsys、Cadence、Mentor和华大九天的数字、模拟、数模混合和射频集成电路设计与验证的EDA环境。同时提供独立设计室和开发平台，全天候向企业开放，IC设计企业按年度方式租用EDA服务，大大降低IC设计企业的软件使用成本。

EDA工具列表如下：

Synopsys产品列表及描述

序号	规格型号	功能描述	序号	规格型号	功能描述
1	2663-0	DC Ultra	10	A338-0	DFTMAX Ultra Add-on
		实现时序、面积、功耗和测试的同时优化			具有超高压缩比的scan chain实现方案。
2	8932-0	DC Explorer	11	B862-0	TetraMAX II ADV 8-core ATPG
		快速综合解决方案，适用于早期RTL和SDC探索。			新一代的ATPG解决方案。
3	4691-0	Design Compiler Graphical	12	B536-0	SpyGlass Lint
		适用于对PPA要求较高的设计，支持MCMM综合。			提供代码分析、调试和修复的集成解决方案。
4	2678-0	Power Compiler	13	2593-0	Formality
		设计流程的低功耗解决方案。			设计等价性验证方案。
5	2673-0	Library Compiler	14	4770-0	PrimeTime ADV
		准备library文件			静态时序分析工具，金牌签核解决方案。
6	2671-0	HDL Compiler Verilog	15	7584-0	StarRC Ultra
		Design Compiler的插件，用于读入Verilog格式RTL。			Leading foundries 寄生参数提取的黄金标准。
7	3160-0	Design Vision	16	3335-0	VCS MX
		Design Compiler的图形界面。			功能验证解决方案。
8	2925-0	DesignWare Library	17	A039-0	Verdi-3
		可综合IP，提供更好PPA datapath的选择。			自动化调试系统，支持对所有设计和验证流程的全面调试。
9	4280-0	DFTMAX
		带压缩功能的scan chain实现方案。

Cadence产品列表及描述

序号	规格型号	功能描述	序号	规格型号	功能描述
1	GEN100	Genus Synthesis Solution	17	95300	Virtuoso(R) Layout Suite L
		逻辑综合工具，包含扫描链实现，为业界设计容量最大的逻辑综合工具			版图编辑工具基本版
2	TPS200	Tempus Timing Signoff Solution XL	18	95310	Virtuoso(R) Layout Suite XL
		静态时序分析signoff工具，包含时序，信号完整性，噪声			版图编辑工具增强版
3	JLS100	Joules RTL Power Solution	19	95323	Virtuoso Layout Suite GXL
		RTL级功耗分析			版图编辑工具完整版
4	QRCX300	Cadence Quantus QRC Extraction - XL	20	VTS500	Voltus-Fi Custom Power Integrity Solution - XL
		RC寄生参数提取工具			模拟电路电压降／电迁移分析工具
5	96210	Cadence(R) Physical Verification System Design Rule Checker XL	21	90005	Spectre Multi-Mode Simulation with AMS
		物理规则检查			模拟/射频/数模混合多模式仿真工具包
6	96330	Cadence(R) Physical Verification System Advanced Device Option	22	96210	Cadence(R) Physical Verification System Design Rule Checker XL
		先进工艺LVS检查高级选项，包括FinFet，3D IC等			设计规则检查物理验证工具
7	VTS200	Voltus IC Power Integrity Solution - XL (VTS-XL)	23	96220	Cadence(R) Physical Verification System Layout vs. Schematic Checker XL
		功耗完整性signoff工具，包含IR，PG EM以及Signal EM			版图电路图对照检查物理验证工具
8	21400	Virtuoso(R) Schematic Editor Verilog(R) Interface	24	96240	Cadence(R) Physical Verification System Results Manager
		电路图挂载verilog接口选项			物理验证工具图形化结果管理工具
9	32100	Virtuoso(R) Analog Oasis Run-Time Option	25	QRCX300	Cadence Quantus QRC Extraction - XL
		virtuoso挂载第三方工具接口选项			RC寄生提取工具
10	32760	Virtuoso(R) Analog HSPICE Interface Option	26	GDAO100	JasperGold RTL Designer Apps Option (Option to JGFVBASE)
		virtuoso挂载Hspice接口选项			形式验证工具JasperGold RTL 设计应用
11	95100	Virtuoso(R) Schematic Editor L	27	JGFAO100	JasperGold Formal Apps Option (Option to JGFVBASE)
		电路图编辑工具基本版			形式验证工具JasperGold 形式验证应用
12	95115	Virtuoso(R) Schematic Editor XL	28	JGSSO100	JasperGold Safety and Security Option (Option to JGFVBASE)
		电路图编辑工具增强版			形式验证工具JasperGold 功能安全选项
13	95200	Virtuoso(R) Analog Design Environment L	29	JGVAO100	JasperGold Verification Apps Option (Option to JGFVBASE)
		模拟仿真环境基本版			形式验证工具JasperGold 验证应用选项
14	95210	Virtuoso(R) Analog Design Environment XL	30	VMG005	vManager Linux Client (Quantity 5)
		模拟仿真环境增强版			验证管理工具vManager Linux Client(Quantity 5)
15	95220	Virtuoso(R) Analog Design Environment - GXL	31	X100	Xcelium Limited Single-Core
		模拟仿真环境完整版			仿真工具Xcelium 单核Limited 版
16	95255	Virtuoso(R) Visualization & Analysis XL
		波形查看及分析工具

Mentor产品列表及描述

序号	规格型号	功能描述	序号	规格型号	功能描述
1	210230	Calibre Interactive Ap SW	5	061501	Calibre nmLVS Ap SW
		在版图编辑器工具中建立环境以调用Calibre实现DRC和LVS。			版图和原理图对照检查工具
2	210570	Calibre RVE/QDB-H Ap SW	6	061401	Calibre nmLVS-H Op SW
		提供Calibre数据库信息的查询访问（读/写）并且提供交互式访问其它版图环境的能力。注：配置数量应与版图工具数量一致。			层次化的版图和原理图对照检查工具
3	061498	Calibre nmDRC Ap SW	7	210681	Calibre DESIGNrev Ap SW
		版图物理设计规则检查工具			图形化版图检查结果分析工具
4	061499	Calibre nmDRC-H Op SW	8	264637	Tessent MemoryBIST-TS Ap SW
		层次化版图物理设计规则检查工具			存储器自测工具

华大九天产品列表及描述

序号	规格型号	功能描述
1	ICExplorer TimingExplorer	准确高效的MCMM时序ECO解决方案。其先进的优化算法，灵活的流程控制，能快速实现时序收敛。现已通过7nm先进工艺验证，成功流片上百个大规模SoC设计，成为多家国内外领先IC设计公司的标准ECO解决方案。
2	ICExplorer XTime	ICExplorer-XTime服务于超电压及先进工艺良率设计，提供了SPICE级别快速准确的Silicon-aware时序签核方案，包括关键路径的时序矫正、电路对电压及温度的敏感度分析，快速蒙特卡洛分析等。快速完成仿真及结果大数据分析，帮助设计者完美解决由于STA工具时序计算不准确造成的时序收敛困难和良率问题。
3	ICExplorer PowerExplorer	高效快速的MCMM漏电功耗优化方案。可以有效降低芯片的漏电功耗，同时减少由于优化漏电功耗引入的时序问题，提高ECO效率。
4	ALPS	新一代高速高精度并行晶体管级电路仿真工具。能够在保持高精度的前提下突破目前验证大规模电路所遇到的容量、速度瓶颈。
5	Skipper Viewer	极快速版图检视工具。支持超大推磨版图数据文件，如GDS / OASIS / LEF / DEF / JDV格式。
6	Skipper Editor	层次化版图编辑工具。支持基本版图编辑及IP（GDS）集成、版图对比、关键路径提取等。
7	Skipper IPMerge	极快的IP版图集成工具。支持GDS、OASIS及混合版图格式集成，集成后的版图文件更小。
8	Skipper Trace	能够快速的查找海量版图中某个关键路径分布。业界唯一可以做到查找的同时顺利进行版图检视操作。
9	Skipper LVL	实现两个海量版图的快速比较。两个版图同时开启，对比结果一目了然。